SJ 50597.41-1996 半导体集成电路.JE10531型ECL双D主从触发器详细规范
|
ID： |
399679648403421395710DE7DCBD5C5E |
|
文件大小(MB)： |
0.82 |
|
页数： |
23 |
|
文件格式： |
|
|
日期： |
2024-7-27 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
中华人民共和国电子行业军用标准,FL 5962 SJ 50597/41-96,半导体集成电路,JE10531型ECL双D主从,触发器详细规范,Semiconductor integrated circuits,Detail specification for type JE 10531 ECL,dual D master-slave flip-flop,1996-08-30 发布1997-01-0I 实施,中华人民共和国电子工业部批准,目 次,1范围.. (1.),i.!主题内容 .. (1),1-2适用范围.. (1),1.3 分3 ⑴,1.4 绝对最大额定值. ⑵,1.5 推荐工作条件 (2),2弓I用文件 . (2),3要 求. (3),3.! 详细要求 .. (3),3.2 设计、结构和外形尺寸 (3),3.3 弓丨戏材料和你後 (4),3.4 电特性. (4),3.5 电试验要求⑹,3.6 标志 (14),3.7 微电路组的划分. .……ハ, (14),4 质般!■正规た.. (ね),4.( 抽样和检脸 (14),4.2 筛 选.. (14),4.3 鉴定检验.. (16),4.4 质量,■，致性检险. .. (16),4.5 检验方法 .. (19),4.6 数据报告 (19),5交货准备. (20),5.1 包装要求. (20),6说明事项. (20),6.1 订货资料 (20),6.2 缩写词、符号和定义 (20),6.3 杵代性. (20),中华人民共和国电子行业军用标准,半导体集成电路,JE1053I型ECL双D主从触发器详细规范 川5Q597/4IT6,Semiconductor integrated circuits,Detail specification for type JE10531 ECL,dual D master-slave flip-flop,1范围,1.I 主题内容,本规范规定了半导体集成电路JE 10531型ECL双D主从触发器（以下简称器件）的详细,耍求,1.2 适用范围,本规范适用于器件的研制、生产和采购,1.3 分类,本规第给出的器件按器件型号,器件等级和封装形式分类c,1.3.1 器件编号,器件编号按GJB 597《徴电路总规范》第3 6 2条的规定,1.3.1.1 器件型号,器件型号如下:,器件图号 : 器件名称,JE 10531 ; 双D主从触发器,1.3.1.2 器件等级,器件節级应カGJB 59ア笫3 4条规定的B级利本规范规定的马级,1.3.1.3 封装形式,封装形式应按GB/T 7092《半导体集成电跻外形尺寸》的规定,封装形式如下:,类型外形代号,C C20P3,D D16S3,F F16X2,H H16X2,J J16S3,中华人民共和国电子工业部1996-0&30发布1997-01.01 实施,下载,SJ 50597/41-96,1.4 绝对最大额定值,绝对最大额定值如下:,项 目符 号,数值,单 位,最 大最 小,电源电压0 -7 0 V,输入电圧（V?= 0） V' 0 Vff V,输出电流几,-50 mA,贮存温度T唾「65 150 r,功耗Pd 一330 mW,引线耐焊接温度（10s） △ — 260 て,结温T1 —— 165,1.5 推荐工作条件,推荐工作条件如下:,项 目符 号,数 值,单位,最 小最 大,电源电圧ドFF -5 46 -4 04 V,输入高电平电圧,員=25七,ビ阳,— -0 780,\ - 125C — -0 630 V,rc= -55 セ一-0 880,输入低电平电圧,員マ25ヒ,Vn,-1 850 ——,T( = 125V -1 820 一V,底=-55t -1 920 一,输入高阈值电平电圧,員工25じ,%!仃,-1 105 —,員二125む-1 000 — V,員ユ-55t -1 255 一,输入低國值电平电圧,Tc = 25r,viiT —,-1 475,Tl-125C T 400 V,T、ユー55じ— -1 510,扇出数（毎一输出端） N。— 10,建立时间,st 2 5 — ns,保持时,t H 1 5 — ns,壳 温員-55 125 c,2引用文件,GB 3431 1-82 半导体集成电路文字符号电参数文字符号,—2 —,SJ 50597/41-96,GB 3431.2—86,GB 3441—82,GB 4590—84,GB 4728.12—85,GB/T 7092—93,GJB 548-88,GJB 597—88,GJB 1649-93,半导体集成电路文字符号引出端功能符号,半导体集成电路ECし电路测试方法的甚本原理,半导体集成电路机械和气候试验方法,电气图用图形符号二进制逻辑单元,半导体集成电路外形尺寸,微电子器件试验方法和程序,微电路总规范,电子产品防静电放电控制大纲,3要求,3.I 详细要求,各项要求应按GJB 597和本规范的规定,本规范规定的团级器件仅在产品保证规定的筛选、鉴定和质量一致性检验的某些项目和,要求上不同于B级,3.2 设计、结构和外形尺寸,设计、结构和外形尺寸应符合GJB 597和本规范而规定,3.2.1 逻辑符号,逻辑图和引出端排列,逻辑符号、谡辑图和引出端排列应符合图1的规定,逻辑符号符合GB 4728.12的规定,弓I,出端排列为附视图,逻辑符号 逻辑图,3,SJ 50597/41-96,引出端排列,DF.Hノ 型C型,Vt：ciC,1Q匚,叫「,与エ,1CE匸,砧,V版匚,16,15,14,13,12,コ Vcei……
……